Searching PAJ

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-261044

(43) Date of publication of application: 24.09.1999

(51)Int.CI.

H01L 27/14 H01L 21/60 H01L 21/60

H01L 23/02 H01L 23/28

(21)Application number : 10-060042

(71)Applicant: MATSUSHITA ELECTRIC

IND CO LTD

(22)Date of filing:

11.03.1998

(72)Inventor: NISHIDA KAZUTO


SUGIMURA TOSHIAKI

(54) SEMICONDUCTOR DEVICE WITH SOLID-STATE IMAGE SENSING **ELEMENT AND MANUFACTURE OF THIS SEMICONDUCTOR DEVICE**

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device with a CCD, which has the area made narrower than that of a conventional semiconductor device with a CCD. and a method of manufacturing the semiconductor device.

SOLUTION: A semiconductor device is provided with a multilayer board 110, a semiconductor chip 111 for peripheral circuit and a CCD solidstate image sensing element 112. The board 110 has second and first pad electrodes 124 and 125, on which the chip 111 is flip-chip mounted. on the side surface on one side of the side surfaces opposing to each other of the board 110 and has third pad electrodes 126 on the other side surface. As the element 112 is



arranged on the chip 111 flip-chip mounted on the board 110, the extension, which is extended in the direction intersecting orthogonally the thickness direction of the board 110, of the semiconductor device can be reduced and the area of the whole semiconductor device can be reduced.

LEGAL STATUS

[Date of request for examination]

12.02.2004

Date of sending the examiner's decision

(書誌+要約+請求の範囲)

- (19)【発行国】日本国特許庁(JP)
- (12)【公報種別】公開特許公報(A)
- (11)【公開番号】特開平11-261044
- (43)【公開日】平成11年(1999)9月24日
- (54)【発明の名称】固体撮像素子付半導体装置及び該半導体装置の製造方法
- (51)【国際特許分類第6版】

[FI]

【審査請求】未請求

【請求項の数】8

【出願形態】OL

【全頁数】8

- (21)【出願番号】特願平10-60042
- (22)【出願日】平成10年(1998)3月11日

(71)【出願人】

【識別番号】000005821

【氏名又は名称】松下電器産業株式会社

【住所又は居所】大阪府門真市大字門真1006番地

(72)【発明者】

【氏名】西田 一人

【住所又は居所】大阪府門真市大字門真1006番地 松下電器産業株式会社内 (72)【発明者】

【氏名】杉村 利明

【住所又は居所】大阪府門真市大字門真1006番地 松下電器産業株式会社内 (74)【代理人】

【弁理士】

【氏名又は名称】青山 葆 (外2名)

(57)【要約】

【課題】 従来よりも面積を縮小化したCCD付半導体装置、及び該半導体装置の製造方法を提供する。

【解決手段】多層基板110と、周辺回路用半導体チップ111と、CCD型固体撮像素子112とを備える。上記多層基板は、対向する一方の側面に上記周辺回路用半導体チップがフリップチップ装着される第2パッド電極124及び第1パッド電極125を有し、他方の側面に第3パッド電極126を有する。多層基板にフリップチップ装着された周辺回路用半導体チップ上にCCD付固体撮像素子を配置することから、多層基板の厚み方向に直交する方向への半導体装置の広がりを縮小でき半導体装置全体の面積を縮小することができる。

【特許請求の範囲】

【請求項1】対向する2つの側面(122, 123)の一方には第1パッド電極(124)及び第2パッド電極(125)を有し、他方には第3パッド電極(126)を有し、上記第1及び第2パッド電極と上記第3パッド電極とを電気的に接続した基板(110)と、上記第1パッド電極と金属線(137)を介して電気的に接続される第1電極(136)を受光側側面(135)に有し受光により電荷を転送するCCD型固体撮像素子(112)と、上記CCD型固体撮像素子と電気的に接続される周辺回路用半導体チップであって、上記第2パッド電極にフリップチップ装着される第2電極(129)を上記基板の上記一方の側面に対向して配置される電極形成面(128)に有し、かつ上記CCD型固体撮像素子に対して当該周辺回路用半導体チップにおける上記電極形成面に対向する電極非形成面(134)が上記CCD型固体撮像素子における上記で光側側面に対向する非受光側側面(138)に対向して配置される周辺回路用半導体チップ(111)と、を備えたことを特徴とする固体撮像素子付半導体装置。

【請求項2】上記CCD型固体撮像素子の上記受光側側面には集光用レンズ(171)が形成され、当該CCD型固体撮像素子及び上記周辺回路用半導体チップを覆い密閉しかつ上記集光用レンズへ光が入射可能なパッケージ部材(173)を上記基板における上記一方の側面に設けた、請求項1記載の固体撮像素子付半導体装置。

【請求項3】上記CCD型固体撮像素子の上記非受光側側面と上記周辺回路用半導体チップの上記電極非形成面とは接着剤(139)にて固定される、請求項1又は2記載の固体撮像素子付半導体装置。

【請求項4】上記周辺回路用半導体チップは、複数の半導体チップ(151, 152)から構成される、請求項1ないし3のいずれかに記載の固体撮像素子付半導体装置。 【請求項5】上記基板において、上記第1パッド電極は該基板の上記一方の側面の 周縁部分に配置され上記第2パッド電極はその内側に配置されるとき、上記第1パッド電極と上記第2パッド電極との間に設けられ上記基板に装着された上記周辺回路用半導体チップの封止を行う封止材(133)が上記第1パッド電極へ流出するの を防止する流出防止部(160, 162, 163)を有する、請求項1ないし4のいずれかに記載の固体撮像素子付半導体装置。

【請求項6】対向する2つの側面(122, 123)の一方には第1パッド電極(124)及び第2パッド電極(125)を有し、他方には第3パッド電極(126)を有し上記第1及び第2パッド電極と上記第3パッド電極とを電気的に接続した基板(110)における上記第2パッド電極と、受光により電荷を転送するCCD型固体撮像素子(112)に電気的に接続される周辺回路用半導体チップ(111)の電極形成面(128)に形成された第2電極(129)とをフリップチップ装着し、上記周辺回路用半導体チップにおいて上記電極形成面に対向する電極非形成面(134)と、上記CCD型固体撮像素

子の非受光側側面(138)とを対向させ、上記周辺回路用半導体チップ及び上記CCD型固体撮像素子が上記基板に取り付けられた後、上記CCD型固体撮像素子において上記非受光側側面に対向する受光面側側面(135)に形成される第1電極(136)と上記基板の上記第1パッド電極とを金属線(137)にて電気的に接続する、ことを特徴とする固体撮像素子付半導体装置の製造方法。

【請求項7】上記基板に上記周辺回路用半導体チップをフリップチップ装着した後、上記周辺回路用半導体チップと上記基板との接続部分へ封止材(133)を塗布するとき該封止材が上記第1パッド電極まで流れるのを防止しながら塗布を行う、請求項6記載の固体撮像素子付半導体装置の製造方法。

【請求項8】上記基板に上記周辺回路用半導体チップをフリップチップ装着した後に上記周辺回路用半導体チップに上記CCD型固体撮像素子を固定するとき、上記フリップチップ装着後、上記周辺回路用半導体チップと上記基板との接続部分への上記封止材の塗布により上記周辺回路用半導体チップと上記CCD型固体撮像素子との固定をも併せて行う、請求項6又は7記載の固体撮像素子付半導体装置の製造方法。

詳細な説明

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、CCD(電荷結合素子)型固体撮像素子と映像信号処理回路等の周辺回路とを一体的に構成した固体撮像素子付半導体装置、及び該固体撮像素子付半導体装置の製造方法に関する。

[0002]

【従来の技術、及び発明が解決しようとする課題】最近、画像も併せた通信が普及 するに従い、ノート型のパーソナルコンピュータや携帯情報端末器に組み込み可能 な小型カメラの需要が高めってきている。このような小型カメラとして、固体撮像素 子とカメラの信号処理回路等の周辺回路とをワンチップに集積したLSIである、ワン チップカメラが提案されている。上記固体撮像素子としては従来よりCCD型固体撮 像素子が良く知られているが、最近ではMOS型固体撮像素子が使用され始めてい る。これは、MOS型固体撮像素子がデジタルICと同じMOSトランジスタで構成され ていることから、CCD型固体撮像素子を用いる場合に比べて、MOS型固体撮像素 子と映像信号処理回路等の周辺回路との集積化が比較的容易に行えるからであ る。しかしながら、現在のところMOS型固体撮像素子にて得られる画質は、CCD型 固体撮像素子による画質に比べて劣るという欠点がある。このような欠点を解決す るために、図10から図12に示すように、画質の点で勝るCCD型固体撮像素子を 用いて、該固体撮像素子と、その周辺回路とを一つのパッケージに収めたCCDカメ ラモジュール1が提案されている。即ち、該CCDカメラモジュール1は、CCD型固体 撮像素子11と、該撮像素子11の駆動回路12と、上記撮像素子11の出力信号の 雑音低減回路13と、映像信号処理等に使用されるDSP14とをシリコン基板15上 に装着し、封止して1チップ化したものである。上記シリコン基板15上には、アルミ で配線パターンが描かれており、上記撮像素子11、駆動回路12、雑音低減回路1 3及びDSP14を構成する各LSIは、ボンディングワイヤ16にて上記配線パターンと 電気的に接続されている。シリコン基板15は、セラミックパッケージ17内に収納さ れ、該セラミックパッケージ17はフェースプレート18にて密封される。尚、該フェー スプレート18においてCCD型固体撮像素子11に対向する部分は、赤外線フィルタ 19にて形成されており、セラミックパッケージ17外から内部に配置されるCCD型固 体撮像素子11へ透光可能に構成されている。さらにセラミックパッケージ17を覆う ようにしてレンズホルダ20が取り付けられ、該レンズホルダ20によって上記赤外線 フィルタ19に対向する位置にレンズ21が支持されている。よって、該レンズ21を通 過した光は、赤外線フィルタ19を通ってCCD型固体撮像素子11へ到達する。この ように構成されるCCDカメラモジュール1は、プリント基板22の一方の側面23に装 着される。尚、該プリント基板22の他方の側面24には、映像信号の出力回路等の 部品25が取り付けられている。

【0003】しかしながら、上記CCDカメラモジュール1では、上述のように、一つのシリコン基板15上にCCD型固体撮像素子11、駆動回路12、雑音低減回路13及びDSP14を構成する4つのLSIチップが平面的に配置されており、CCDカメラモジュール1が占める平面的な面積が大きいという問題がある。本発明はこのような問題点を解決するためになされたもので、CCD型固体撮像素子を使用し、かつワンパッケージにて形成され、かつ面積の縮小化を図った固体撮像素子付半導体装置及び該半導体装置の製造方法を提供することを目的とする。

[0004]

【課題を解決するための手段】本発明の第1態様における固体撮像素子付半導体装置は、対向する2つの側面の一方には第1パッド電極及び第2パッド電極を有し、他方には第3パッド電極を有し、上記第1及び第2パッド電極と上記第3パッド電極とを電気的に接続した基板と、上記第1パッド電極と金属線を介して電気的に接続される第1電極を受光側側面に有し受光により電荷を転送するCCD型固体撮像素子と、上記CCD型固体撮像素子と電気的に接続される周辺回路用半導体チップであって、上記第2パッド電極にフリップチップ装着される第2電極を上記基板の上記一方の側面に対向して配置される電極形成面に有し、かつ上記CCD型固体撮像素子に対して当該周辺回路用半導体チップにおける上記電極形成面に対向する電極非形成面が上記CCD型固体撮像素子における上記電光側側面に対向する非受光側側面に対向して配置される周辺回路用半導体チップと、を備えたことを特徴とする。

【0005】又、本発明の第2態様における固体撮像素子付半導体装置の製造方法は、対向する2つの側面の一方には第1パッド電極及び第2パッド電極を有し、他方には第3パッド電極を有し上記第1及び第2パッド電極と上記第3パッド電極とを電気的に接続した基板における上記第2パッド電極と、受光により電荷を転送するCCD型固体撮像素子に電気的に接続される周辺回路用半導体チップの電極形成面に形成された第2電極とをフリップチップ装着し、上記周辺回路用半導体チップにおいて上記電極形成面に対向する電極非形成面と、上記CCD型固体撮像素子の非受光側側面とを対向させ、上記周辺回路用半導体チップ及び上記CCD型固体撮像素子が上記基板に取り付けられた後、上記CCD型固体撮像素子において上記非受光側側面に対向する受光面側側面に形成される第1電極と上記基板の上記第1パッド電極とを金属線にて電気的に接続する、ことを特徴とする。

[0006]

【発明の実施の形態】本発明の実施形態における固体撮像素子付半導体装置、及 び該固体撮像素子付半導体装置の製造方法について図を参照しながら以下に説 明する。尚、各図において同じ構成部分については同じ符号を付している。本実施 形態では固体撮像素子としてCCD型固体撮像素子を用い、図1に示すように本実 施形態のCCD付半導体装置101は、大別して、多層基板110と、周辺回路用半 導体チップ111と、CCD型固体撮像素子112とを有する。キャリアと呼ばれるイン ターポーザとしての多層基板110は、図2又は図7に示すように、一辺が6mmの 方形状の平面形状にてなり、例えばセラミックや樹脂材料にてなる板材121を複数 の層に積層して形成され、その厚み方向において対向する2つの側面122、123 の内、一方の側面122には上記周辺回路用半導体チップ111をフリップチップ装 着する第2パッド電極124、及び上記CCD型固体撮像素子112の第2電極136と 金属線137にて電気的に接続される第1パッド電極125が形成される。尚、本実施 形態では、多層基板110の周囲に沿って第1パッド電極125を形成し、その内側に 第2パッド電極124が形成されている。他方の側面123には、当該半導体装置11 Oを例えばプリント基板に電気的に接続するための第3パッド電極126が形成され ている。尚、第3パッド電極126としては、LGA(ランドグリッドアレイ)タイプや、BG A(ボールグリッドアレイ)タイプが使用可能である。第2パッド電極124及び第1パッ ド電極125と、第3パッド電極126とを電気的に接続するために、上記板材121に は、ビア127が板材121の板厚方向や該板厚方向に直交する延在方向等に沿っ て形成されている。尚、図2では、図1に示すパッケージ部材173等の図示を省略し ている。尚、上記「多層」とは、上記延在方向に沿って形成される上記ビア127が上 記板厚方向に複数層に形成されていることを意味する。よって多層基板110は、必

ずしも上記板材121が積層されているものに限定されず、ビア127が複数層に形成されている限り板材121は一枚から構成される場合もある。このように本実施形態では、多層基板110を使用することで、上記第1パッド電極125は第3パッド電極126のいずれかに接続されるので、例えば図13に示すように、半導体デバイス20の厚み方向に直交する方向に延在する内部リード6を設ける必要はなくCCD付半導体装置の面積を縮小化することができる。尚、上記面積の縮小化を問題としないときには上記内部リード6を有する半導体装置の構造としてももちろん良い。図13において、1は第1半導体チップ、2は第2半導体チップ、3はバンプ、4は金属線、5はアイランド、7、8はパッド電極、9は封止材である。

【0007】周辺回路用半導体チップ111及びCCD型固体撮像素子112は、本実施形態では、シリコンウエハ上に集積回路を形成したチップそのもの、いわゆるベアチップであるが、これに限定することなく本明細書にて使用する「半導体チップ」は集積回路を形成した上記ベアチップを封止してなる、いわゆるCSP(チップサイズパッケージ)のような構造までも含む概念である。CCD型固体撮像素子112は、従来から使用されているものであり、当該CCD型固体撮像素子112の厚み方向における一側面である受光側側面135には集光用レンズ171を有する感光部172を設け受光により電荷を転送する。又、図7の(e)に示すように、CCD型固体撮像素子112は、一辺5mmの方形状の平面形状にてなり、本実施形態では周辺回路用半導体チップ111とほぼ同等の面積を占める。又、上記受光側側面135には、上記多層基板110の上記第1パッド電極125に金属線137を介して電気的に接続される一若しくは複数の第1電極136が形成されている。

【0008】周辺回路用半導体チップ111は、上記多層基板110を介して上記CCD 型固体撮像素子112と電気的に接続されるチップであって、図11及び図12R>2に 示す、駆動回路12、雑音低減回路13、及びDSP14の機能を1チップ上に集積し たものであり、CCD型固体撮像素子112の駆動及び出力される映像信号の処理 等の動作を行う。このような周辺回路用半導体チップ111は、図7に示すように、・ 辺が5mmの方形状の平面形状にてなり上記第1パッド電極125の内側に配置さ れるように多層基板110よりも小さい面積にてなる。周辺回路用半導体チップ111 の厚み方向における一側面である電極形成面128には、一若しくは複数の第2電 極129が形成されている。該第2電極129には、図7の(a)から(c)に示すように、 バンプ130が形成された後、銀を含む導電性ペースト131が転写される。このよう な周辺回路用半導体チップ111は、当該周辺回路用半導体チップ111に形成され ている第2電極129に対応して多層基板110の側面122に形成されている上記第 2パッド電極124と、上記導電性ペースト131を介して上記パンプ130との電気的 接続を図り、多層基板110の側面122にフリップチップ装着される。又、該取り付け 後、周辺回路用半導体チップ111と多層基板110の側面122との隙間には、図7 の(c)に示すように封止材注入ノズル132から封止材133が注入され上記隙間の 封止が行われる。

【0009】このような周辺回路用半導体チップ111及びCCD型固体撮像素子112について、図7の(d)に示すように、周辺回路用半導体チップ111において電極形成面128に対向する電極非形成面134と、CCD型固体撮像素子112において受光側側面135に対向する非受光側側面138とを対向させて配置して接着剤139にて接着し、多層基板110にフリップチップ装着された周辺回路用半導体チップ111にCCD型固体撮像素子112が固定される。尚、上記第1電極136は上述のように又図7の(f)に示すように金属線137にて上記第1パッド電極125に電気的に接続される。周辺回路用半導体チップ111とCCD型固体撮像素子112との固定を本

実施形態では上述のように接着剤139にて行ったが、これに限定されるものではなく、凹、凸部材による係合等による例えば機械的な接合にて行うこともできる。【0010】金属線137にて上記第1電極136と上記第1パッド電極125との電気的接続が図られた後、該金属線137、周辺回路用半導体チップ111、及びCCD型固体撮像素子112を密閉するために、多層基板110の側面122上にはパッケージ部材173が被せられる。該パッケージ部材173において、CCD型固体撮像素子112の受光側側面135に対向する壁部174は、IR回折格子を備えた透光可能な材料にて形成される。よって、光は上記壁部174のIR回折格子を通過してCCD型固体撮像素子112の集光用レンズ171に入射し感光部172に到達する。尚、パッケージ部材173を被せた状態において、壁部174の内面とCCD型固体撮像素子112の受光側側面135との隙間175は、約1mmである。

【0011】図7を参照して上述した当該CCD付半導体装置101の製造方法において、従来のフリップチップ装着技術や、ワイヤボンディング技術を使用することができるので、従来の製造工程の途中に、例えば周辺回路用半導体チップ111上にCCD型固体撮像素子112を固定する工程等を組み込むことができる。よって、新たに製造工程を開発する必要がなく、コストアップを抑えることができる。

【0012】上述のように当該CCD付半導体装置101によれば、CCD型固体撮像素 子112と、周辺回路用半導体チップ111とを多層基板110の厚み方向に沿って重 ねたことで、図10に示す従来のCCDカメラモジュール1に比べて平面的に面積の 縮小化を図ることができる。又、CCD型固体撮像素子112を周辺回路用半導体チ ップ111と平面的にほぼ同等の大きさとすることで、従来の内部リード6が不要であ る多層基板110との相乗効果により、従来に比べて回路の高集積化、及び面積の 縮小化を図ることができる。即ち、周辺回路用半導体チップ111において、フリップ チップ装着により周辺回路用半導体チップ111の第2電極129と多層基板110の 第2パッド電極124とは電気的に接続される。一方、このような状態においてCCD 型固体撮像素子112における電気的接続を図るためには、金属線137を介して第 1電極136に電気的接続される多層基板110の第1パッド電極125は、周辺回路 用半導体チップ111の占有領域の周縁部に配置することになる。このような状態に おいて面積の縮小化を図るために、第1パッド電極125が形成されている多層基板 110の側面122に対向する側面123に第3パッド電極126を形成し、多層基板11 0内に形成したビア127により上記第1パッド電極125と上記第3パッド電極126 の一部とを電気的に接続した。このように構成することで、図13に示すように内部リ ード6を設ける必要がなくなり、半導体装置全体の面積の縮小化を図ることができ る。上述のように、周辺回路用半導体チップ111の電極非形成面134とCCD型固 体撮像素子112の非受光側側面138とを対向させ、第1電極136と上記第1パッ ド電極125とを金属線137にて電気的接続を図ったことから、周辺回路用半導体 チップ111と同等の大きさにてなるCCD型固体撮像素子112を使用することがで き、回路の高集積化を図ることができる。

【0013】図7を参照した上述の説明では、多層基板110に周辺回路用半導体チップ111をフリップチップ装着した後に、該周辺回路用半導体チップ111上にCCD型固体撮像素子112を固定したが、この工程順に限定されるものではない。即ち、まず、周辺回路用半導体チップ111の電極非形成面134と、CCD型固体撮像素子112の非受光側側面138とを接着剤139にて接着した後、周辺回路用半導体チップ111を多層基板110にフリップチップ装着してもよい。

【0014】上述のCCD付半導体装置101は、周辺回路用半導体チップ111がともに一つのチップから構成される場合であるが、これに限定されるものではない。即

ち、図3に示すCCD付半導体装置102のように上記周辺回路用半導体チップを複数のチップ151, 152にて構成することもできる。この場合、チップ151の厚み寸法t1と、チップ152の厚み寸法t2とを同寸法とすることで、これらのチップ151, 152上に上記CCD型固体撮像素子112を載置することができ、かつ該CCD型固体撮像素子112は、個々のチップ151, 152における大きさよりも大きいものを使用することができる。

【0015】又、上記CCD付半導体装置102の場合、多層基板110にフリップチップ装着された例えば2つのチップ151及びチップ152について、上述のように封止材133にて上記隙間の封止が行われるが、図8に示すように2つのチップ151,152に挟まれた部分153に注入される封止材133によって、積み重ねられる上記CCD型固体撮像素子112の固定をも行うこともできる。即ち、チップ151,152とCCD型固体撮像素子112とを接着剤139を用いて接着するのではなく、封止材133に上記接着剤139の作用をも兼ねされる。このようにすることで、封止材133の硬化、並びに接着剤139の塗布及び硬化の工程を一度に済ますことができ、製造時間の短縮を図ることができる。

【0016】又、図4に示すようなCCD付半導体装置103を構成することもできる。CC D付半導体装置103は、上述の例えばCCD付半導体装置101において、多層基 板110の側面122に形成されている第1パッド電極125と、それに隣接する第2パ ッド電極124との間に、図9に詳しく示すような流出防止部160を設けている。流出 防止部160は、例えばセラミック材にて形成したり、ガラス材をプリントして形成した り、シート材から形成したりする。上述のように周辺回路用半導体チップ111が多層 基板110にフリップチップ装着された後、周辺回路用半導体チップ111の電極形成 面128と多層基板110の側面122との間には封止材133が注入されるが、該封 止材133が第1パッド電極125へ流れ出ないように、上記流出防止部160は、堰と して作用し上記封止材133の流出を防止する。多層基板110の厚み方向に沿った 流出防止部160の高さは、封止される周辺回路用半導体チップ111の大きさ、又 は上記封止材133の使用量によって変動し、当然ながら封止材133が第1パッド 電極125側へ溢れ出ないような高さに設定される。このような流出防止部160を設 けることで、封止材133が流れる領域を規定することができることから、第1パッド 電極125の設置位置に余裕を持たせる必要がなくなり、多層基板110の平面面積 を縮小することができ、よって半導体装置全体の面積の縮小化を図ることができ る。又、封止材133が第1パッド電極125に付着し金属線137の接続を阻害すると いう現象の発生を抑えることもできる。尚、図9では、多層基板110の長手方向に 沿って第1パッド電極125が配列されていることから、流出防止部160も上記長手 方向に沿って第1パッド電極125と第2パッド電極124との間に形成しているが、こ れに限定されるものではない。即ち、もし上記長手方向に直交方向に沿って、多層 基板110に第1パッド電極125が形成されているときには、それに対応して、流出 防止部160を形成する。よって、多層基板110上に方形状に流出防止部160が形 成される場合もある。

【0017】又、流出防止部160は、上述のように多層基板110の側面122に突設されるタイプに限定されるものではない。即ち、図5に示すように、多層基板161の側面122に形成した第1パッド電極125と第2パッド電極124との間に、流出する封止材133を受け止める凹部にてなる流出防止部162を形成してもよい。尚、流出防止部162の深さは、封止される周辺回路用半導体チップ111の大きさ、又は上記封止材133の使用量によって変動し、当然ながら封止材133が第1パッド電極125側へ溢れ出ないような深さに設定される。

【0018】さらに又、図6に示すような流出防止部163を設けることもできる。流出防止部163は、多層基板110の側面122に形成される上記第1パッド電極125における、上記多層基板110の厚み方向に沿った厚みを大きくしたものであり、上記第1パッド電極としての機能をも兼ねる。該流出防止部163の厚みは、封止される周辺回路用半導体チップ111の大きさ、又は上記封止材133の使用量によって変動し、当然ながら封止材133が第1パッド電極125側へ溢れ出ないような高さに設定される。

【0019】尚、図5及び図6では、流出防止部163に主に関係する部分を図示しているので、パッケージ部材173等の図示は省略している。又、上述した流出防止部160,162,163のいずれかを、図3に示すCCD付半導体装置102に適用することももちろん可能である。

【0020】又、上述の実施形態では、画質を向上させる点からCCD型固体撮像素子 112を使用したが、画質を問題にしないときには、CCD型固体撮像素子112に代 えてMOS型固体撮像素子を用いて構成することもできる。

【0021】又、上述の実施形態では、周辺回路用半導体チップ111の第2電極129と、多層基板110の第2パッド電極124とはバンプ130及びペースト131を介して電気的接続を図っているが、これに限定されるものではない。例えば、金属粒を含む導電性ペーストを例えば上記第2電極129に塗布した後、第2電極129と第2パッド電極124とを圧接し上記金属粒を潰すことで第2電極129と第2パッド電極124との導通を図っても良い。

[0022]

【発明の効果】以上詳述したように本発明の第1態様のCCD付半導体装置、及び第2態様のCCD付半導体装置の製造方法によれば、基板と、周辺回路用半導体チップと、CCD型固体撮像素子とを備える。上記基板は、対向する一方の側面に上記周辺回路用半導体チップがフリップチップ装着される第2パッド電極及び上記CCD型固体撮像素子の第2電極と電気的に接続される第1パッド電極を有し、他方の側面に上記第2パッド電極及び上記第1パッド電極と電気的に接続される第3パッド電極を有する。よって、例えば上記基板の厚み方向に直交する平面方向に延在する、従来の内部リードは不要となり、半導体装置全体の面積を縮小することができる。さらに又、周辺回路用半導体チップ上にCCD付固体撮像素子を重ねて配置することによっても、半導体装置全体の面積を縮小することができる。又、周辺回路用半導体チップ上にCCD付固体撮像素子を重ねて配置することによって、当該CCD付半導体装置をワンパッケージにて構成することができる。

図の説明


【図面の簡単な説明】


- 【図1】本発明の実施形態におけるCCD付半導体装置の断面図である。
- 【図2】図1に示す多層基板、及び該多層基板と周辺回路用半導体チップとの装着部分の拡大図である。
- 【図3】図1に示すCCD付半導体装置の他の実施形態における断面図である。
- 【図4】図1に示すCCD付半導体装置のさらに別の実施形態における断面図である。
- 【図5】図5に示す流出防止部の他の実施形態を示す図である。
- 【図6】図5に示す流出防止部の別の実施形態を示す図である。
- 【図7】図1に示すCCD付半導体装置の製造方法を説明するための斜視図である。
- 【図8】図3に示すCCD付半導体装置における周辺回路用半導体チップ部分の封止を行うときの状態を示す斜視図である。
- 【図9】図4に示す流出防止部を示す斜視図である。
- 【図10】従来のCCD付半導体装置の構造を示す断面図である。
- 【図11】図10に示すCCD付半導体装置の平面図である。
- 【図12】図10に示すCCD付半導体装置の機能ブロック図である。
- 【図13】従来の半導体装置を示す断面図である。

【符号の説明】


101, 102, 103…半導体装置、110…多層基板、111…周辺回路用半導体チップ、112…CCD型固体撮像素子、121…板材、122, 123…側面、124…第2パッド電極、125…第1パッド電極、126…第3パッド電極、128…電極形成面、129…第2電極、133…封止材、134…電極非形成面、135…受光側側面、136…第1電極、137…金属線、138…非受光側側面、139…接着剤、151, 152…チップ、160, 162, 163…流出防止部。

【図1】







【図3】





【図4】




【図5】

















【図7】







【図13】

